МВК ПС-3000 относятся к вычислительным системам со многими потоками команд и данных (МКМД). В состав МВК входят: до четырех центральных (скалярных) процессоров (СП); до двух однородных решающих полей (векторных процессоров - ВП), каждое из которых доступно двум СП и состоит из восьми однотипных, автономно и асинхронно функционирующих процессорных элементов (ПЭ); до четырех модулей общей параллельной оперативной памяти (по 4 Мб в каждом); до 16 системных субкомплексов (периферийных процессоров - ПП). Все ЦП и ПП имеют прямой доступ ко всей оперативной памяти. Все процессоры и решающие поля МВК ПС-3000 могут функционировать одновременно и асинхронно по отношению друг к другу.

 

Каждый векторный процессор ВП и соответственно каждый его ПЭ доступен двум скалярным процессорам, между которыми динамически перераспределяются вычислительные ресурсы ВП (аппаратурными средствами) непосредственно в ходе вычислительного процесса. Для этого каждый ПЭ снабжен двумя комплектами регистров для хранения команд и данных, поступающих от соответствующих СП через "собственные" магистральные каналы связи. В каждом ПЭ имеется комплект векторных регистров, автономная память микропрограмм, аппаратура конвейеризации вычислений и асинхронных обменов информацией между ВП и связанными с ним скалярными процессорами.

 

Каждый модуль общей оперативной памяти (ОП) состоит из четырех параллельных блоков, работающих в режиме интерливинга. Пропускная способность ОП, состоящей из четырех модулей по четыре блока в каждом, достигает в режиме чтения 100 Мб/c.

 

Обмен информацией между оперативной памятью и центральными процессорами осуществляется через специальный коммутатор - внутрисистемный интерфейс (ВИ), который содержит автономные радиальные каналы связи между каждым модулем ОП и каждым СП и организован по принципу распределенной буферной памяти: буферная память для заявок от данного СП равномерно распределена по всем модулям ОП, а буферная память каждого модуля ОП оказывается равномерно распределенной на автономные секции между центральными процессорами. Такая организация ВИ обеспечивает: резкое уменьшение числа конфликтов в системе коммутации и повышение ее пропускной способности по сравнению с традиционными радиальными коммутаторами; полную децентрализацию управления пересылками между ОП и центральными процессорами, автоматическую локализацию неисправностей в ВИ и ОП; конвейеризацию обменов информацией между ОП и центральными процессорами.

 

Другим важным компонентом системы коммуникаций МВК ПС-3000 являются мультиплексоры ввода-вывода, каждый из которых конструктивно интегрирован с соответствующим центральным процессором, имеет восемь каналов для подключения ПП и обеспечивает обмен данными и управляющей информацией между скалярными процессорами (это активно используется при переключении ветвей задач), между данным ПП и любым модулем ОП, любым СП, любым другим ПП.

 

Общение вычислительного ядра МВК ПС-3000 с внешним миром, в частности с объектами управления, осуществляется через периферийные процессоры ПП - системные субкомплексы. Каждый из них построен на базе процессора СМ 50/60, который совместно с подключенной к нему оперативной памятью (64 Кб) и микропрограммной памятью представляет собой микро-ЭВМ с универсальным интерфейсом ИУС для подключения различных устройств ввода-вывода, терминалов, каналов связи с объектом управления. Введением того или иного набора микропрограмм системные субкомплексы функционально ориентируются на различные типы системных применений.

 

Развитая система команд МВК ПС-3000 включает команды управления созданием и объединением фрагментов (ветвей) задачи, широкий спектр команд работы с векторными операндами с использованием масок, команды обработки логической информации (8- и 32-разрядных логических кодов и векторов кодов), чисел с фиксированной запятой (8-, 16- и 32-разрядных) и с плавающей запятой (32- и 64-разрядных), широкий набор команд адресной арифметики, пересылок, преобразования форматов, различные привилегированные команды и пр. Архитектура МВК характеризуется также представительным набором средств адресации к памяти, включающим непосредственную адресацию, прямую, относительную, многоуровневую, косвенную, индексацию и автоиндексацию с заданным шагом, а также сочетания этих способов адресации. Для размещения операндов и их адресов в центральном процессоре предусмотрены 24 скалярных 64- и 32-разрядных регистров общего назначения, 256-разрядные регистры векторных масок, а также ряд других регистров - для хранения состояния системы, состояния программы, масок прерываний, режимов отладки и пр. В каждом векторном процессоре предусмотрено восемь 32-элементных векторных регистров (V-регистров). Каждый элемент V-регистра - 64-разрядный. Эти восемь V-регистров могут также использоваться в программах как четыре 64-разрядных регистра, как два 128-элементных регистра, как один 256-элементный регистр.